JNH官网

产品中心
ANSYS PowerArtist
ANSYS PowerArtist是面向功耗设计的综合性平台,部分低功耗半导体设计公司在早期的寄存器传输级(RTL)功耗分析及优化过程中会选择使用该平台。PowerArtist既方便您执行物理感知RTL功耗预算、交互调试、分析驱动型降耗、功耗回归以及得到实时应用的功耗波形,又有助于实现一种可无缝RTL到物理设计的检查电源完整性的方法。


1 概述


ANSYS PowerArtist是面向功耗设计的综合性平台,部分低功耗半导体设计公司在早期的寄存器传输级(RTL)功耗分析及优化过程中会选择使用该平台。PowerArtist既方便您执行物理感知RTL功耗预算、交互调试、分析驱动型降耗、功耗回归以及得到实时应用的功耗波形,又有助于实现一种可无缝RTL到物理设计的检查电源完整性的方法。


功耗效率是半导体设计中的首要考虑因素。从事于各类应用(从手机到CPU 到网络及汽车集成电路)的RTL设计师会在开发周期的早期使用ANSYS PowerArtist分析和降低功耗,以产生较好的效果。与传统的门级方法相比,PowerArtist加快数百万实例设计的迭代时间,并且有助于及早做出功耗相关的设计决定。为确保这些在早期所做的设计决定的可靠性,PACE(PowerArtist校准及估算)技术通过以独特的方式模拟物理实现(包括时钟树、网状时钟网络)、连线电容以毛刺,提供精确的RTL功耗值并识别降低功耗的机会。


PowerArtist自动识别时钟网络、数据路径以及存储器体系结构中的模块级、实例级的时序电路及组合电路的降耗机会,以实现较大程度的功耗目标。借助强大的交互图形化调试环境,RTL设计师(尤其是对功耗不熟悉的设计师)可以轻松有效地排查功耗热点。借助PowerArtist的时钟门控、功耗效率指标以及TCL自定义查询接口,设计师可以通过回归方法密切跟踪功耗情况。


PowerArtist具有业界高效的功耗分析能力,可以在数小时内分析包含几十毫秒的实时应用程序的活动,比传统方法快好几个数量级。此外,PowerArtist与硬件仿真器的活动数据流以及关键信号接口还能将仿真时间缩短一个数量级。通过快速从数百万个RTL活动周期找到功耗关键周期,PowerArtist可以生成独特的RTL功耗模型(可与ANSYS RedHawk连接)并实现一种无缝的RTL到物理设计的电源分析方法(适用于早期的电源分配网络的规划及设计交付)。


2 功能特点


Ø RPowerArtist关键功能


· 物理感知 RTL功率预算


· 综合功率分析和探索


· 分析驱动型自动化降耗


· 针对实际应用的功耗分析及预算管理


· 实际应用的功率分析


· 基于功耗效率指标的回归


· RTL驱动的电源完整性


· 功率范围矢量评分分析


Ø 物理感知型RTL功耗预算

早期的功耗分析有助于您做出具有影响力的设计决定。但制程节点越先进,物理设计考量对功耗的影响越大。这可能导致设计流程中RTL与后期门级网表阶段之间的功耗估算出现更大的变化。由于差距不断拉大,所以无法保证降低功耗的RTL改变可以在物理实现的过程中贯彻实施。



PowerArtist模拟主要的RTL级物理设计考量,包括时钟、毛刺以及连线电容。PowerArtist校准及估算(PACE)是一项可提供与门级设计交付功耗值一致精确的RTL功耗值的开创性技术,同时可确保快速的迭代时间,以便于进行数百万等效门电路规模的RTL功耗分析。高性能引擎以及精简的使用流程便于您在几分钟内估算RTL功耗值,而不需要花上数小时研究门级网表并获取相应的功耗数据。


PACE在物理设计及RTL设计流程之间创建反馈环路,以确保RTL功耗估算的精确度及一致性。此技术可以提取RTL阶段缺失的、与功耗相关的关键物理设计信息,包括时钟树及门控、连线电容及基本单元的分布。作为RTL设计师,您还能体验更简单的设置。在RTL功耗分析的过程中,PACE自动化描述物理建模并进行相关校准,您不需要手动将物理考量因素转化为RTL约束。时钟尤其是一个挑战,其能耗占总功耗的很大一部分,不过在RTL源代码中,时钟主要被描述成一个理想的节点。PACE结合一个先进的RTL时钟树合成引擎(适用于网格拓扑以及树型拓扑),并且经证明,对于先进FinFET技术,RTL时钟功耗可保持在设计交付功耗的10%至15%的误差变化范围内。


Ø 全面的功耗分析及探索

上市时间以及硅设计能否一举成功对于设计团队是至关重要的。在实现这些目标方面,及早意识到功耗及功耗设计漏洞起到重要的作用PowerArtist的RTL功耗分析具有全面的功能,可通过基于平均功耗以及时变功耗分析实现早期功耗预算及效率。快速的运行时间便于有效评估多个微结构的功耗效率。与综合之后的门海视图不同的是,PowerArtist的RTL推理引擎保留了功能性视图,便于轻松识别和排查功耗热点。



功耗是按类别、层级、电源域以及时钟域分类的。无论您要识别设计中的功耗热点,还是使用时钟门控或功率门控技术探索功耗,亦或是了解峰值与平均功率,PowerArtist都能帮助您执行快速的假设分析以及根本原因排查分析,并通过基于GUI以及TCL的接口生成详细的文本报告。


PowerArtist图形界面是同类型中先进的功耗问题诊断平台。使用 PowerArtist功能全面的GUI环境,RTL设计师可以探测功耗并确定有待改进的方面。设计师可以研究哪个(哪些)设计部分的功耗高于预期、确定可能的解决方案并着手修复。借助于带功耗反标的电路视图以及强大的分类之间的交互式交叉检查、搜索以及过滤功能,设计师可以向下延伸至任何层级/子模块以及有关动态功耗与漏电功耗的查询、降耗机会(按节省及其他指标排序)。


PowerArtist的TCL功耗数据库接口让您实现自动化的自定义查询,不限于标准的工具报告。您可以跨设计类别以及设计层级快速检查设计,并查看详细的功耗以及活动属性及指标。无论您要设计图形处理器、担心易出故障的逻辑,还是要设计一款移动应用程序试图优化时钟门控每次触发时的效率,亦或是设计一款可优化存储访问的网络应用程序,综合性TCL接口都可以让满足您的需求并以有效的方式呈现数据。


Ø 分析驱动型自动化降耗


功耗是在半导体设计中需要优先考虑的因素。无论是手持式电池供电型设备、高性能网络应用程序还是符合成本效益的IoT设计,功耗效率都是一个关键要求。及早做出设计决定有助降低功耗,但这些决定必须基于可预测的分析。PowerArtist基于对物理效应下逻辑及翻转率变化的充分评估来识别降耗机会。这种分析驱动型降耗方法使您能够关注正确的低功耗RTL改变,并确保节省的功耗不会在实现阶段损耗掉。下图强调了盲目自动化时易犯的错误。下图标绘了一个应用处理器RTL修改对应的累计节省的功耗。在已识别的大约300个RTL降耗机会中,把握住前五个,就足以实现已识别的一半的功耗节省。


PowerArtist的降耗引擎可识别设计中的浪费翻转,包括时钟、存储器以及数据通路逻辑。使用作为下游工具的补充的组合及时序技术,PowerArtist自动识别可在模块级以及叶节点实例级降低功耗的多种RTL变化。PowerArtist识别错失的模块级时钟门控以及数据门控机会,以实现大量的功耗节省。它还可以增加并改进时序元件的时钟门控,从而确保存储器的访问无冗余并且在不需要时关闭其逻辑锥。与存在时序层级数量限制的方法不同的是,PowerArtist的高性能体系结构可以分析时序层级的降耗情况且运行速度快,便于进行快速的假设分析。根据您的偏好,PowerArtist可以自动生成优化功耗的RTL以及综合约束,或者指导您完成手动RTL重写流程。


图表显示了如何只通过几处RTL改变实现50%的功耗节省。


PowerArtist的降耗方法以交互式图形及Tcl功耗检测框架超越自动化降耗技术,经证实在识别巨大的功耗节省机会方面十分高效。


Ø 针对实际应用的功耗分析及预算管理


传统的功耗方法基于几微秒的仿真设计波形,可能会使设计面临风险,在实际激励下可能暴露功耗问题。但在操作系统启动以及高清视频帧等场景下计算功耗波形不切实际,而且使用标准的功耗分析工具以及方法,可能需要几天甚至几周时间。翻转率分析通常是更快速的替代方案,但这种分析方法可能错过功耗关键事件。翻转并不总能直接转化为功耗,尤其是在设计实现细节缺失的RTL级别。PowerArtist具有丰富的功能,可以有效应对这些挑战。


PowerArtist独特的功耗分析功能使其能够分析系统级矢量,包括几十到几百毫秒的设计活动。PowerArtist功耗分析器专为长矢量而设计,运行速度比逐周期计算功耗波形的传统方法要快好几个数量级。功耗分析充分模拟逻辑综合的效应(比如时钟门控)以及物理效应(比如时钟树建模),以便精确地得到门级网表的功耗情况。


此外,PowerArtist通过高效的流程处理硬件仿真器的翻转数据。通过着重关注功耗关键信号,生成以及读入FSDB/VCD文件所需的时间大大缩短,且精确度损失降到较低。PowerArtist PAVES通过直接读入硬件仿真器产生的翻转信息来做功率分析,使迭代时间加快一个数量级,消除了因大量的FSDB/VCD翻转文件造成的低效现象。


针对系统级应用矢量的功耗分析具有若干好处。通过RTL功耗分析识别的功耗关键模块有助于及早做出具有影响力的设计决定,进而降低功耗。功耗分析还有助于识别功耗关键以及热关键窗口,适用于ANSYS RedHawk中的早期电源完整性分析。在芯片之外,长时间的RTL功耗分析还有助于芯片功耗模型生成,适用于早期的芯片封装系统的电源以及热完整性分析。


Ø 基于功耗效率指标的回归


无论是需要延长电池寿命、减少散热成本还是降低芯片成本,功耗都是芯片设计中的一个重要要求。因此,务必识别并消除芯片及系统设计的每个阶段的功耗漏洞。越早识别,成本越低,上市时间越快。功耗回归可以十分有效地防止设计中过度的功耗增加,类似于功能性回归。

PowerArtist提供一个完整的回归框架,包含明确定义的功耗指标以及数据挖掘工具,以跟踪功耗效率并帮助您找到功耗漏洞。一个常用的功耗效率指标是时钟门控效率(CGE)。除了可在逻辑综合之前预测门控位数的静态CGE,PowerArtist还可以计算周期精确的动态CGE,作为一种度量数据稳定时未门控的时钟周期的指标。PowerArtist存储器功耗效率指标跟踪冗余的读写访问。功耗效率指标可在不同的抽象级别使用(根据与该指标的相关性)。比如,CGE 指标可按触发器、按时钟门控、按层级以及按时钟域报告。回归框架的一个重要要求是功耗数据库,该数据库允许自定义查询,以便搜索及比较不同设计版本的数据。PowerArtist的TCL功耗数据库接口具有直观、内容广泛的特点。PowerArtist 工具比较并确定不同设计版本的功耗指标,并且可用于加快自定义功耗回归的部署。



当RTL处于开发或者新的功能ECO阶段中,功耗回归方法已经得到广泛采用。在功耗方面激烈竞争的设计团队通常使用PowerArtist运行模块以及芯片级回归,以实现功耗目标。


Ø RTL驱动的电源网络完整性


节能设计不仅仅关注于降低功耗——还要确保芯片、封装及系统的电源及热完整性。先进制程技术的噪声容限迅速下降,电源分配网络(PDN)在配送所有场景下所需的电源方面面临着更多的挑战。低功耗技术导致在低功耗及高功耗状态之间切换时di/dt的波动更大,使得电源噪声问题进一步加剧。在PDN设计阶段,必须阐明此类功耗关键活动场景。但是,门级仿真在后期阶段才可用,而且覆盖范围有限。此外,物理工具并非设计用于分析长矢量。


PowerArtist能够以远快于物理分析工具的速度扫描数百万个RTL翻转周期,进而自动关注于功耗关键场景以便进行后续的电源分配网络分析。它可以生成一个关注大功耗和di/dt场景以及其他功耗数据的RTL功耗模型(RPM)。ANSYS RedHawk随后可直接读取RPM,以便在针对一些模块物理设计数据未准备好时完成早期的PDN原型制样,同时增加设计交付覆盖率。借助RPM,ANSYS RedHawk还可以生成早期芯片功耗模型(CPM),从而实现早期芯片封装协同设计。



RPM通过系统公司和ASIC供应商之间,甚至同公司内两个团队之间的基于模型的交换,推动实现无缝的RTL物理设计流程。



jnh官网 jnh官网 jnh官网 jnh官网 金年会 金年会 金年会 金年会